IS415UCVGH1A V7666-111000 采用功能来实现异步复位

Description

IS415UCVGH1A V7666-111000数字IP产品旨在嵌入不同类型的设计中，并需要将快速可靠的集成到客户SOC中。这需要开发高度参数化和通用的IP设计，可以轻松地适合客户回声系统，包括对客户时钟和重置方案的支持，区域和电力预算，自定义技术库以及DFT。 IP设计还必须允许在自定义系统验证环境中进行验证。

IS415UCVGH1A V7666-111000通用IP产品应允许用户自定义重置选项，从而选择异步重置，同步重置或两者兼而有之。缺少对重置类型之一的支持可能禁止使用IP或需要重新设计。从DFT的角度来看，还建议将异步和同步重置分离在IP核心中，从而将它们从两个单独的IP模块端口驱动。这使DFT可以完全异步可重置可控性。逻辑的其他通用参数可以包括重置极性和时钟启用逻辑(用于自动时钟门控插入)。

IS415UCVGH1A V7666-111000逻辑开发的通用模板如图18所示。左手大小显示了VHDL过程模板。它采用功能来实现异步复位，同步清除和数据采样。这些函数本身是通过恒定值(自定义设置)在全球控制的，允许定义极性(c_polarity_*常数)和函数本身(C_USE_*常数)。当c_use_*常数为false时，消除了相应的逻辑，删除异步重置，同步清除或防止整个IP模块的时钟门控插入。